## 明細書

#### 半導体装置およびその製造方法

## 技術分野

本発明は、いわゆるスーパージャンクション構造を有する半導体装置およびその製造方法に関する。

#### 背景技術

MOS電界効果トランジスタ(Metal Oxide Semiconductor Field Effect Transistor; MOS FET)が形成された半導体装置において、耐圧の向上が試みられている。 図 5 は、MOS FETが形成された従来の半導体装置(特開 2 0 0 3 - 4 6 0 8 2 号公報参照)の図解的な断面図である。

N<sup>++</sup>型の半導体基板51の上には、N型のドリフト層(N型ピラー層)52およびP型のリサーフ層(P型ピラー層)53を含む半導体層54が形成されている。ドリフト層52とリサーフ層53とは、半導体基板51に平行な方向に交互に繰り返し現れるように配置されており、いわゆるスーパージャンクション構造を形成している。

半導体層 5 4 をその厚さ方向に貫通して、半導体基板 5 1 と半導体層 5 4 との 界面に至る深さを有する複数のトレンチ 5 5 が形成されている。この複数のトレ ンチ 5 5 は、半導体基板 5 1 にほぼ垂直な内側壁をそれぞれ有しており、ほぼ等 間隔で互いに平行に形成されている。トレンチ 5 5 の内壁は、酸化膜 6 3 で覆わ れており、その内部はポリシリコンや誘電体などからなる埋め込み層 6 4 で埋め られている。

ドリフト層52は、トレンチ55に沿って配置されている。リサーフ層53は、隣接する2つのトレンチ55にそれぞれ沿う一対のドリフト層52の間に配置されている。リサーフ層53は、ドリフト層52および半導体基板51に接している。

ドリフト層 5 2 の上には、N型領域 5 6 が形成されている。リサーフ層 5 3 の上には、N型領域 5 6 と接するようにP型のベース層 5 7 が形成されている。ベース層 5 7 の表層部には、N型のソース領域 5 8 が形成されている。

絶縁膜59を挟んで、N型領域56とソース領域58との間にあるベース層57およびその近傍に対向するように、ゲート電極60が配置されている。また、ソース領域58およびベース層57に接するように、ソース電極61が形成されている。半導体基板51の裏面(ゲート電極60やソース電極61が形成されている面とは反対側の面)には、ドレイン電極62が形成されている。

この半導体装置は、ソース電極61およびドレイン電極62の一方と外部負荷とが接続された状態で、ソース電極61およびドレイン電極62の他方と外部負荷との間に、電源により一定の電圧が印加された状態で使用される。この印加される電圧は、リサーフ層53およびドリフト層52により形成されるPN接合に対して逆バイアスを与える。

この状態で、ゲート電極60を適当な電位にする(MOS FETをオン状態にする)ことにより、ソース電極61とドレイン電極62との間に電流を流すことができる。この際、N型領域56とソース領域58との間のベース層57において、絶縁膜59との界面近傍にチャネルが形成される。これにより、ドレイン電極62から、半導体基板51、ドリフト層52、N型領域56、ベース層57の絶縁膜59との界面近傍(チャネル)、およびソース領域58を経て、ソース電板61へと電流が流れる。

この際、リサーフ層 5 3 およびドリフト層 5 2 により形成される P N 接合には、外部負荷とMOS FETのオン抵抗とで分圧した逆バイアスがかかるが、これにより生じる空乏層の拡がりはわずかであり、ドリフト層 5 2 にはキャリア(電子)の経路が残される。

次に、このMOS FETがオフ状態のとき、すなわち、ゲート電極60が上記の適当な電位にされていないときについて説明する。この場合、チャネルは形成されず、MOS FETには電流が流れないので、ドリフト層52とリサーフ層53とにより形成されるPN接合には、電源電圧がそのまま逆バイアスとして印加されることになる。そのため、ドリフト層52とリサーフ層53との界面Sからドリフト層52およびリサーフ層53へと空乏層がすみやかに広がり、ドリフト層52およびリサーフ層53が完全に空乏化する。これにより、理論上は、優れた耐圧を実現できる。

ところが、リサーフ層53は導電型がN<sup>++</sup>型である半導体基板51にも接しているため、ドリフト層52とリサーフ層53とにより形成されるPN接合に逆バイアス電圧が印加されると、リサーフ層53と半導体基板51との界面からも、リサーフ層53および半導体基板51中へと空乏層が広がる。

このとき、半導体基板51とドリフト層52とで不純物濃度が異なることなどにより、ドリフト層52とリサーフ層53との界面近傍と、半導体基板51とリサーフ層53との界面近傍とでは、空乏層の広がり方が異なる。これにより、半導体装置がオフ状態のとき、空乏層において局所的に強い電界が生じ、この部分で電流が流れる。このため、このような半導体装置の耐圧は、実際には満足できるレベルではなかった。

#### 発明の開示

この発明の目的は、耐圧を向上させることができる半導体装置を提供すること である。

この発明の他の目的は、耐圧を向上させることができる半導体装置の製造方法を提供することである。

この発明の半導体装置は、第1導電型の半導体基板と、この半導体基板上に設けられ、上記第1導電型のドリフト層、および上記第1導電型とは異なる第2導電型のリサーフ層を、上記半導体基板に平行な横方向に交互に配置してスーパージャンクション構造を形成した半導体層とを含む。上記リサーフ層は、上記半導体層を貫通するトレンチの内側壁に沿って形成されており、上記ドリフト層は、上記リサーフ層が上記半導体基板との接触部を有しないように、上記リサーフ層と上記半導体基板との間に介在する分離領域を有している。

この発明の半導体装置は、ドリフト層およびリサーフ層によるPN接合に対して逆バイアスの電圧が印加されると、ドリフト層とリサーフ層との界面(以下、単に「界面」という。)からドリフト層およびリサーフ層に空乏層が広がる。この場合、印加される電圧が一定以上の大きさになると、ドリフト層およびリサーフ層はほぼ完全に空乏化する。このためこの半導体装置は一定の耐圧(たとえば、数百V)を有することができる。

ドリフト層とリサーフ層とは、半導体基板に平行な方向に交互に(繰り返し) 現れる。また、ドリフト層は、リサーフ層と半導体基板との間にも存在し、リサーフ層は半導体基板と直接接していない。すなわち、リサーフ層と半導体基板と の間、およびリサーフ層とトレンチまたは隣接する他のリサーフ層との間には、 同じドリフト層、すなわちほぼ均一な不純物濃度を有する半導体部が存在している。

したがって、ドリフト層において空乏層は界面から均等に広がることができる。すなわち、ドリフト層において、空乏層は界面からドリフト層を挟んで対向するトレンチ側(半導体基板に平行な方向)に広がることができるとともに、ドリフト層を挟んで対向する半導体基板側(半導体基板に垂直な方向)にも同等に広がることができる。したがって、空乏層において他の部分より電界が強い部分は生じないので、界面を介して容易に電流が流れない。すなわち、この半導体装置は従来の半導体装置に比べて、耐圧を向上(たとえば、200Vないし1000Vに)できる。

リサーフ層が半導体層を貫通するトレンチの内側壁に沿って形成されていることにより、この半導体装置の製造工程において、トレンチの内側壁に第2導電型の不純物 (第2導電型への制御のための不純物)を導入して、リサーフ層を容易に形成できる。

上記リサーフ層は、上記トレンチの幅方向一方側の内側壁に沿って形成されていてもよく、この場合、上記ドリフト層は、上記トレンチの上記一方側とは異なる他方側の内側壁に沿って形成されていてもよい。この場合、上記ドリフト層は、上記トレンチと上記リサーフ層との間に挟まれた部分の横方向の幅が、上記分離領域の上記トレンチの深さ方向に沿う縦方向の幅にほぼ等しくされていてもよい。

この構成によれば、ドリフト層において、リサーフ層とトレンチとの間に挟まれた部分の横方向の幅は、分離領域の縦方向の幅(リサーフ層と半導体基板との間の幅)にほぼ等しい。これにより、空乏層は界面からドリフト層中に、隣接するトレンチ側および半導体基板側に同じ幅で広がることができる。したがって、空乏層における電界の強さを常に均一にすることができるので、この半導体装置

の耐圧は高い。

また、上記リサーフ層は、上記トレンチの幅方向両側の内側壁に沿って形成されていてもよい。この場合、上記ドリフト層は、隣接する2つの上記リサーフ層に挟まれた部分の横方向の幅が、上記分離領域の上記トレンチの深さ方向に沿う縦方向の幅のほぼ2倍にされていてもよい。

この構成によれば、ドリフト層において、隣接する2つのリサーフ層の間に挟まれた部分の横方向の幅は、分離領域の縦方向の幅(リサーフ層と半導体基板との間の幅)のほぼ2倍である。これにより、空乏層は界面からドリフト層中に、隣接するリサーフ層(トレンチ)側および半導体基板側に同じ幅で広がることができる。したがって、空乏層における電界の強さを常に均一にすることができるので、この半導体装置の耐圧は高い。

この半導体装置は、上記ドリフト層および上記リサーフ層に接するように形成された上記第2導電型のベース領域と、上記ベース領域に接するように形成され、上記ベース領域により上記ドリフト層および上記リサーフ層と隔てられた上記第1導電型のソース領域と、上記ソース領域と上記ドリフト層との間のベース領域にゲート絶縁膜を挟んで対向配置されたゲート電極とをさらに備えていてもよい。

この構成の半導体装置は、上記ソース領域と上記半導体基板(ドレイン領域) との間に適当な大きさの電圧を印加し、ゲート電極を所定の電位にする(半導体 装置をオン状態にする)ことにより、ベース領域において、ソース領域とドリフ ト層との間でゲート絶縁膜近傍の領域にチャネルを形成することができる。これ により、ソース領域と半導体基板との間に電流を流すことができる。

また、半導体装置がオフ状態のときに、ドリフト層とリサーフ層とにより形成されるPN接合に対して大きな逆バイアス電圧が印加された場合でも、高い耐圧を有することができる。

この半導体装置は、ドリフト層、ベース領域、およびソース領域が、ベース領域とゲート電極との対向部付近で、半導体基板に平行な方向に配列された、いわゆるプレーナ型のものであってもよい。また、この半導体装置は、半導体基板に垂直に形成されたトレンチ内にゲート電極が配置され、ドリフト層、ベース領域

、およびソース領域が、ベース領域とゲート電極との対向部付近で当該トレンチ の深さ方向に配列された、いわゆるトレンチゲート型のものであってもよい。

この発明の第1の局面に係る半導体装置の製造方法は、第1導電型の半導体基板上に、上記第1導電型のドリフト層、および上記第1導電型とは異なる第2導電型のリサーフ層を、上記半導体基板に平行な横方向に交互に配置してスーパージャンクション構造を形成した半導体層を有する半導体装置の製造方法である。この製造方法は、上記第1導電型の半導体基板の上に、上記第1導電型の半導体層を形成する工程と、上記半導体層に、上記半導体層の途中に至る深さを有するトレンチを形成する第1トレンチ形成工程と、この第1トレンチ形成工程の後、上記トレンチの内側壁に沿う領域に上記第2導電型のリサーフ層を形成するために、上記トレンチの内側壁に露出した上記半導体層に上記第2導電型の不純物を導入するトレンチ内不純物導入工程と、このトレンチ内不純物導入工程の後、上記トレンチの深さを上記半導体層を貫通し上記半導体基板に至る深さにする第2トレンチ形成工程とを含む。

上記ドリフト層は、上記リサーフ層が形成された後の上記半導体層の残部から なるものとすることができる。

この半導体装置の製造方法によれば、トレンチ内不純物導入工程において、トレンチは半導体基板に至る深さを有していないので、第2導電型の不純物は、半導体層において半導体基板との隣接部に導入されることはない。これにより、ドリフト層(半導体層の残部)によって半導体基板と隔てられたリサーフ層が得られる。

上記トレンチ内不純物導入工程は、上記トレンチの内側壁に露出した上記半導体層の表層部に、上記第2導電型の不純物を注入する注入工程を含んでもよい。この場合、上記リサーフ層は、この注入工程の後、上記半導体基板を加熱することにより、上記半導体層に注入された当該不純物を上記半導体層中に拡散させる熱拡散工程を実施することにより形成されてもよい。この場合、第1トレンチ形成工程の後、第2トレンチ形成工程の前に、注入工程が実施されればよく、熱拡散工程は、たとえば、第2トレンチ形成工程の後に実施されてもよい。

トレンチ内不純物導入工程は、トレンチの内側壁のうちトレンチの幅方向一方

側の内側壁にのみ第2導電型の不純物を導入する工程を含んでもよい。これにより、トレンチの幅方向一方側の内側壁に沿って形成されたリサーフ層を得ることができる。また、トレンチ内不純物導入工程は、トレンチの内側壁のうち幅方向両側の内側壁に第2導電型の不純物を導入する工程を含んでもよい。これにより、トレンチの幅方向両側の内側壁に沿って形成されたリサーフ層を得ることができる。

第1トレンチ形成工程において形成されるトレンチの深さを制御することにより、製造された半導体装置のドリフト層において、リサーフ層と半導体基板とに挟まれた部分(分離領域)の縦方向の幅を制御できる。また、トレンチ内不純物導入工程が、熱拡散工程を含む場合、半導体基板を加熱する条件(たとえば、温度や加熱時間)を制御することにより、ドリフト層において、リサーフ層とトレンチまたは隣接する他のリサーフ層とに挟まれた部分の横方向の幅を制御できる

この発明の第2の局面に係る半導体装置の製造方法は、第1導電型の半導体基板上に、上記第1導電型のドリフト層、および上記第1導電型とは異なる第2導電型のリサーフ層を、上記半導体基板に平行な横方向に交互に配置してスーパージャンクション構造を形成した半導体層を有する半導体装置の製造方法である。この製造方法は、上記第1導電型の半導体基板の上に、上記第1導電型の半導体層を形成する工程と、上記半導体層を貫通し上記半導体基板に至るトレンチを形成する工程と、上記トレンチの内側壁に沿う領域に上記第2導電型のリサーフ層を形成するために、上記トレンチの内側壁に踏出した上記半導体層に、上記第2導電型の不純物を、上記トレンチ内側壁への到達範囲が、上記トレンチの深さ方向に関して上記半導体基板が存在する深さより浅い領域に制限されるような傾斜角で打ち込むトレンチ内不純物導入工程とを含む。

この発明によれば、第2導電型の不純物が、トレンチの内側壁において、トレンチの深さ方向に関して半導体基板が存在する深さより浅い領域に到達するように打ち込まれて、リサーフ層が形成される。これにより、ドリフト層によって半導体基板と隔てられたリサーフ層が得られる。ドリフト層は、リサーフ層が形成された後の半導体層の残部からなるものとすることができる。

トレンチ内不純物導入工程は、トレンチの内側壁のうち幅方向一方側の内側壁 にのみ第2導電型の不純物を導入する工程を含んでもよく、トレンチの内側壁の うち幅方向両側の内側壁に第2導電型の不純物を導入する工程を含んでもよい。

トレンチの内側壁に対して第2導電型の不純物を打ち込む角度(傾斜角)を制御することにより、製造された半導体装置のドリフト層において、リサーフ層と半導体基板とに挟まれた部分(分離領域)の縦方向の幅を制御できる。また、この半導体装置の製造方法が熱拡散工程を含む場合、半導体基板を加熱する条件(たとえば、温度や加熱時間)を制御することにより、ドリフト層において、リサーフ層とトレンチまたは隣接する他のリサーフ層とに挟まれた部分の横方向の幅を制御できる。

この発明の半導体装置の製造方法は、上記半導体層の表面に上記第2導電型の不純物を導入して、上記リサーフ層と接する上記第2導電型のベース領域を形成する工程と、上記ベース領域に上記第1導電型の不純物を導入して、上記ベース領域の残部により上記ドリフト層およびリサーフ層と隔てられた上記第1導電型のソース領域を形成する工程と、上記ソース領域と上記ドリフト層との間の上記ベース領域に対向するゲート絶縁膜を形成する工程と、上記ゲート絶縁膜を挟んで、上記ソース領域と上記ドリフト層との間の上記ベース領域に対向配置されたゲート電極を形成する工程とをさらに含んでもよい。

本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。

#### 図面の簡単な説明

図1は、本発明の第1の実施形態に係る半導体装置の構造を示す図解的な断面 図である。

図2 (a) ないし図2 (e) は、図1の半導体装置の製造方法を説明するための図解的な断面図である。

図3は、図1の半導体装置の他の製造方法を説明するための図解的な断面図である。

図4は、本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面

図である。

図5は、MOSFETが形成された従来の半導体装置の図解的な断面図である

### 発明の実施の形態

図1は、本発明の第1の実施形態に係る半導体装置1の構造を示す図解的な断 面図である。

導電型が $N^+$ 型でドレイン領域をなすシリコン基板2の上には、いわゆる、スーパージャンクション構造が形成された半導体層13が設けられている。半導体層13は、導電型が $N^-$ 型のドリフト層3と導電型が $P^-$ 型のリサーフ層9とを含んでおり、ドリフト層3とリサーフ層9とは、シリコン基板2に平行な横方向に交互に(繰り返し)現れるように配列されている。

半導体層13を貫通し、シリコン基板2に至る深さを有する複数のトレンチ4が互いにほぼ平行に形成されている。トレンチ4は、シリコン基板2にほぼ垂直な内側壁を有しており、図1の紙面に垂直な方向に延びている。すなわち、トレンチ4の長さ方向は図1の紙面に垂直な方向であり、トレンチ4の幅方向は、図1の紙面に平行かつシリコン基板2に平行な方向である。

図1には2つのトレンチ4のみを示しているが、半導体装置1には、より多くのトレンチ4が形成されていて、これらのトレンチ4は、ほぼ等間隔に形成されている。

トレンチ4の内壁に沿って酸化シリコン膜5が形成されており、トレンチ4の 内部はポリシリコン6で満たされている。

リサーフ層 9 は、各トレンチ 4 の幅方向に関して、同じ一方側の内側壁に沿って形成されている。すなわち、リサーフ層 9 は、隣接する 2 つのトレンチ 4 の間で、一方のトレンチ 4 に近接して形成されており、酸化シリコン膜 5 に接している。ドリフト層 3 は、隣接する 2 つのリサーフ層 9 の間(リサーフ層 9 とトレンチ 4 との間)で、トレンチ 4 の他方側の内側壁に沿って、リサーフ層 9 と平行に形成されている。

ドリフト層3は、さらに、リサーフ層9の下(シリコン基板2とリサーフ層9

との間)へと潜り込んでいる。すなわち、リサーフ層9とシリコン基板2とは、 ドリフト層3によって隔てられており、リサーフ層9はシリコン基板2には接し ていない。

ドリフト層 3において、リサーフ層 9とトレンチ 4とに挟まれた部分 3 1 1 という 1 という 1 という。) 1 とは連続している。リサーフ層 1 という・) 1 とは連続している。リサーフ層 1 という 1 とに挟まれた部分 1 の横方向の幅 1 1 においる。リサーフ層 1 という 1 をおいる。ドリフト層 1 は、分離領域 1 のです。から 1 ではば等しい。ドリフト層 1 は、ほぼ均一な不純物濃度を有しており、リサーフ層 1 とトレンチ 1 とに挟まれた部分 1 1 と、分離領域 1 1 とは、ほぼ同じ不純物濃度を有する。

半導体層13の表面(シリコン基板2側とは反対側の面)近傍で、トレンチ4の上記一方の側方(リサーフ層9が近接して形成されている側)に、当該トレンチ4に近接して、導電型がN<sup>+</sup>型のソース領域7が形成されている。ソース領域7とドリフト層3、リサーフ層9、および酸化シリコン膜5との間には、導電型がP<sup>-</sup>型のベース領域8が形成されている。

半導体層13の表面近傍において、ドリフト層3とソース領域7との間にあるベース領域8、およびその近傍のドリフト層3およびベース領域7に対向するように、ゲート電極10が配置されている。ゲート電極10は、不純物の導入により導電化されたポリシリコンからなる。ゲート電極10の周囲は、酸化シリコン膜11で覆われている。したがって、ゲート電極10とベース領域8との間は、酸化シリコン膜11により隔てられている。

シリコン基板2のドリフト層3およびリサーフ層9が形成された側の面を覆うように、アルミニウムからなるソース電極12が形成されている。ソース電極12は、ソース領域7およびベース領域8に電気接続されている。シリコン基板2の裏面(ソース電極12とは反対側の面)には、ドレイン電極14が形成されている。

この半導体装置 1 は、ソース電極 1 2 およびドレイン電極 1 4 の一方と外部負荷とが接続された状態で、ソース電極 1 2 およびドレイン電極 1 4 の他方と外部負荷との間に、電源により一定の電圧(たとえば、数百 V)が印加された状態で

使用される。この印加される電圧は、リサーフ層 9 およびドリフト層 3 により形成される P N接合に対して逆バイアスを与える。

この状態で、ゲート電極10を所定の電位にする(半導体装置1をオン状態にする)ことにより、ソース電極12とドレイン電極14との間に電流を流すことができる。この際、ドリフト層3とソース領域7との間のベース領域8において、酸化シリコン膜11との界面近傍にチャネルが形成される。

この際、リサーフ層 9 およびドリフト層 3 により形成される P N 接合には、外部負荷とMOS F E T のオン抵抗とで分圧した逆バイアス(たとえば、2 V)がかかるが、これにより生じる空乏層の拡がりはわずかであり、ドリフト層 3 にはキャリア (電子)の経路が残される。オン状態の半導体装置 1 において、ドリフト層 3 のうち空乏化していない部分を経由して、ソース電極 1 2 とドレイン電極 1 4 との間に電流が流れる。

一方、この半導体装置 1 がオフ状態のとき、すなわち、ゲート電極 1 0 が上記所定の電位にされていないときは、チャネルは形成されず、MOS FETには電流が流れないので、ドリフト層 3 とリサーフ層 9 とにより形成される P N 接合には、電源電圧がそのまま逆バイアスとして印加されることになる。そのため、界面 S からドリフト層 3 およびリサーフ層 9 中へと空乏層がすみやかに広がる。ドリフト層 3 において、空乏層は界面 S から、ドリフト層 3 を挟んで対向するトレンチ 4 側へと広がるとともに、ドリフト層 3 を挟んで対向するシリコン基板 2 側へと向かって広がる。

ドリフト層3の幅 $D_1$ ,  $D_2$ やリサーフ層9の幅が薄くされていると、ドリフト層3の不純物濃度が高くされていても、ドリフト層3およびリサーフ層9は容易に完全に空乏化する。また、オン状態のときの導電経路の一部をなすドリフト層3の不純物濃度を高くすることにより、オン抵抗を低減できる。

ドリフト層3において、幅D1と幅D2とがほぼ等しいことにより、空乏層は界面Sからドリフト層3中に、隣接するトレンチ4側およびシリコン基板2側に同い幅で広がることができる。したがって、空乏層における電界の強さを常に均一にすることができ、局所的に強い電界は生じない。このため、界面Sを介して容易に電流が流れないので、この半導体装置1は耐圧が大きい。

この半導体装置1は、200Vないし1000V程度の耐圧を有することができ、たとえば、600Vの耐圧を有するものでも、オン抵抗を従来の半導体装置の5分の1程度とすることができる。

図2 (a)、図2 (b)、図2 (c)、図2 (d)、および図2 (e)は、図1に示す半導体装置1の製造方法を説明するための図解的な断面図である。

先ず、導電型が $N^+$ 型にされたシリコン基板 2 上に、導電型が $N^-$ 型のエピタキシャル層 1 5 が形成され、エピタキシャル層 1 5 の上に、半導体装置 1 のトレンチ4 に対応する所定の位置に開口 2 1 a が形成されたハードマスク 2 1 が形成される。ハードマスク 2 1 は、たとえば、酸化シリコンや窒化シリコンからなる。

続いて、ハードマスク21の開口21aを介して、エピタキシャル層15がドライエッチング(たとえば、反応性イオンエッチング)されて、エピタキシャル層15の厚さ方向途中に至る深さを有し、シリコン基板2には到達しないトレンチ22が形成される(第1トレンチ形成工程)。

このとき、トレンチ 2 2 の底とシリコン基板 2 との間隔は、半導体装置 1 のドリフト層 3 において、分離領域 3 vの縦方向の幅(リサーフ層 9 とシリコン基板 2 (ドレイン領域)とに挟まれた部分の幅)  $D_2$  (図 1 参照)にほぼ等しくなるようにされる。トレンチ 2 2 の幅は、たとえば、 2  $\mu$  m程度であり、トレンチ 2 2 の深さは、たとえば、 4 0  $\mu$  m程度である。

次に、ハードマスク21の開口21aを介して、トレンチ22の内面に露出したエピタキシャル層15に、P型への制御のための不純物イオンが注入される。このとき、このイオンは、図2(a)に矢印Aで示すように、トレンチ4の幅方向(図2の紙面に平行かつシリコン基板2に平行な方向)に垂直な内側壁に対して所定の角度(傾斜角)をなすように打ち込まれる。トレンチ4の内側壁(シリコン基板2の法線方向)とイオンが打ち込まれる方向とのなす角度は、たとえば、1.5°ないし2°とされる。

これにより、各トレンチ22の幅方向一方側の内側壁(半導体装置1のトレンチ4において、リサーフ層9が隣接して形成されている側に相当する面)のほぼ全面に、P型の不純物が注入された第1注入領域23が形成される。この状態が、図2(a)に示されている。

次に、ハードマスク21の開口21aを介して、エピタキシャル層15がさらにドライエッチングされる。これにより、トレンチ22がさらに深くされ、シリコン基板2に至る深さを有するトレンチ4が形成される(第2トレンチ形成工程)。この状態が、図2(b)に示されている。その後、ハードマスク21が除去され、エピタキシャル層15の上に、ベース領域8に対応する位置に開口が形成されたレジスト膜(図示せず)が形成される。

続いて、このレジスト膜の開口を介して、エピタキシャル層 15の表面近傍でベース領域8に対応する薄い領域に、P型の不純物が注入されて第2注入領域24が形成される。その後、レジスト膜が除去される。この状態が、図2(c)に示されている。

続いて、以上の工程を経たシリコン基板2が所定の温度に加熱されて、第1および第2注入領域23,24中のP型の不純物が、エピタキシャル層15中に拡散される。これにより、リサーフ層9およびベース領域8が形成される。エピタキシャル層15の残部は、ドリフト層3となる。この状態が、図2(d)に示されている。

次に、ドリフト層 3 およびベース領域 8 の上に、ソース領域 7 に対応する位置 に開口が形成されたレジスト膜 (図示せず)が形成される。このレジスト膜の開口を介して、ベース領域 8 の表面近傍でソース領域 7 に対応する薄い領域に、N型への制御のための不純物が注入されて当該不純物が注入された第 3 注入領域が形成される。その後、このレジスト膜が除去され、以上の工程を経たシリコン基板 2 が所定の温度に加熱されて、第 3 注入領域中の N型の不純物が、ベース領域 8 中に拡散される。これにより、ソース領域 7 が形成される。この状態が、図 2 (e) に示されている。

次に、以上の工程を経たシリコン基板 2 が所定の温度に加熱されて、露出表面、すなわち、トレンチ 4 の内面ならびにドリフト層 3 、ベース領域 8 、およびソース領域 7 の表面が熱酸化されて酸化膜が形成される。さらに、この酸化膜上にポリシリコンからなる膜 (ポリシリコン膜) が形成され、このポリシリコン膜が不純物の注入により導電化される。

続いて、このポリシリコン膜のうち、トレンチ4内部およびゲート電極10に

ほぼ対応する部分以外の部分が除去され、さらに、この状態で露出しているポリ シリコン膜の表面が熱酸化されて酸化膜が形成される。

次に、酸化膜のうち、トレンチ4の上部および、トレンチ4外でゲート電極10の周囲以外の部分が除去される。これにより、ポリシリコン膜の残部のうち、トレンチ4内のものはポリシリコン6となり、トレンチ4外のものはゲート電極10となる。酸化膜の残部のうち、トレンチ4内のものは酸化シリコン膜5となり、トレンチ4外のものはゲート電極10の周囲を覆う酸化シリコン膜11となる。

その後、以上の工程を経たシリコン基板2のソース領域7が形成された側およびその反対側に、ソース電極12およびドレイン電極14がそれぞれ形成されて、図1に示す半導体装置1が得られる。

以上の製造方法において、トレンチ4の内面に露出したエピタキシャル層15に、P型の不純物イオンを注入する際、トレンチ22はシリコン基板2に至る深さを有していないので、P型の不純物は、エピタキシャル層15においてシリコン基板2との隣接部に導入されることはない。このため、ドリフト層3によってシリコン基板2と隔てられたリサーフ層9が得られる。

トレンチ22を形成する工程においてトレンチ22の深さを制御することにより、半導体装置1のドリフト層3において、分離領域3 $_{v}$ の縦方向の幅(リサーフ層9とシリコン基板2(ドレイン領域)との間の幅) $D_{2}$ を制御できる。また、シリコン基板2を加熱する条件(たとえば、温度や加熱時間)を制御することにより、ドリフト層3のリサーフ層9とトレンチ4とに挟まれた部分 $3_{H}$ の横方向の幅(リサーフ層9とトレンチ4との間の幅) $D_{1}$ を制御できる。これにより、幅 $D_{1}$ と幅 $D_{2}$ とをほぼ等しくすることができる。

図3は、半導体装置1の他の製造方法を説明するための図解的な断面図である。図3において、図2(a)ないし図2(e)に示す各部に対応する部分には、図2(a)ないし図2(e)と同じ参照符号を付して説明を省略する。

この半導体装置1の製造方法では、図2(a)ないし図2(e)を用いて説明 した半導体装置1の製造方法と異なり、ハードマスク21の開口21aを介して 、シリコン基板2に達する深さを有するトレンチ4が形成された後、図3に矢印

Bで示すように、P型の不純物イオンが、トレンチ4の幅方向に垂直な(長さ方向に沿う)内側壁と所定の角度(わずかな傾斜角)をなすように打ち込まれる。

このとき、トレンチ4の内側壁とイオンが打ち込まれる方向とのなす角度を制御することにより、トレンチ4の内側壁のうち、一定の深さより浅い領域にのみ、第1注入領域23を形成できる。なぜなら、イオンは直線的に進んでトレンチ4の内壁に到達するので、トレンチ4の内側壁とイオンが打ち込まれる方向とのなす角度がある程度大きくなると、ハードマスク21に阻まれて、イオンがトレンチ4の深部に到達できないからである。

その後、第2注入領域24を形成する工程(図2(c)参照)以下の工程を、上記の製造方法と同様に実施することにより、図1に示す半導体装置1を得ることができる。

以上のような製造方法によっても、リサーフ層 9 とシリコン基板 2 とがドリフト層 3 (分離領域 3 v) に隔てられた半導体装置 1 を得ることができる。

この際、トレンチ4の内側壁とイオンが打ち込まれる方向とのなす角度を制御して、トレンチ4の内側壁におけるイオンの到達範囲を制限することにより、第 1注入領域 2 3 の形成範囲を制御できる。したがって、半導体装置 1 のドリフト層 3 において、分離領域 3 v の縦方向の幅(リサーフ層 9 とシリコン基板 2 (ドレイン領域)との間の幅) $D_2$  を制御できる。

図4は、本発明の第2の実施形態に係る半導体装置の構造を示す図解的な断面 図である。図4において、図1に示す各部に対応する部分には、図1と同じ参照 符号を付して説明を省略する。

この半導体装置31は、トレンチ4の幅方向両側の内側壁に沿ってリサーフ層9が形成されている。

隣接する2つのトレンチ4の間において、ドリフト層3は、各トレンチ4に沿って形成されたリサーフ層9の間に介在する部分3 Hと、各リサーフ層9の下に潜り込んで、当該リサーフ層9とシリコン基板2(ドレイン領域)とを離間する分離領域3 vとを備えている。したがって、リサーフ層9は、いずれの部分でもシリコン基板2に接していない。ドリフト層3において、隣接するリサーフ層9の間に介在する部分3 Hの横方向の幅(隣接する2つのリサーフ層9の間の幅)

 $D_3$ は、分離領域  $3_v$ のトレンチ 4 の深さ方向に沿う縦方向の幅(リサーフ層 9 とシリコン基板 2 (ドレイン領域)との間の幅) $D_4$ のほぼ 2 倍となっている。

この半導体装置31は、半導体装置1と同様、オン状態のときにベース領域8にチャネルを形成し、ソース電極12とドレイン電極14との間に電流を流すことができる。一方、半導体装置31がオフ状態のときに、ドリフト層3とリサーフ層9とにより形成されるPN接合に対して大きな逆バイアスの電圧が印加されると、ドリフト層3とリサーフ層9との界面Sから、ドリフト層3およびリサーフ層9へと空乏層が広がる。これにより、ドリフト層3およびリサーフ層9を完全に空乏化することができる。

ドリフト層3において、幅D₄が幅D₃のほぼ2倍にされていることにより、空 乏層は界面Sからドリフト層3中に、隣接する他方のリサーフ層9側およびシリ コン基板2側に同じ幅で広がることができる。したがって、空乏層における電界 強度を常に均一にすることができるので、この半導体装置31の耐圧は高い。

この半導体装置31は、半導体装置1の製造方法(図2(a)ないし図2(e) および図3参照)と同様の方法により製造できる。その際、トレンチ22またはトレンチ4の内側壁にP型の不純物イオンを注入する工程(図2(a)または図3参照)において、当該イオンを、トレンチ4の内側壁に対してわずかな傾斜角をなし、かつ、シリコン基板2に垂直な方向から見て、トレンチ22,4の幅方向に沿う(長さ方向に垂直な)2方向から打ち込むものとすることができる。

これにより、トレンチ22,4の幅方向両側の内側壁に当該イオンの注入領域 (第1注入領域23)を形成でき、その後のシリコン基板2を加熱する工程によ り、この注入領域からエピタキシャル層15へP型の不純物を拡散させてリサー フ層9を形成できる。

この発明の実施形態の説明は、以上の通りであるが、この発明は他の形態で実施することもできる。たとえば、上記の半導体装置1の製造方法において、第1注入領域23からエピタキシャル層15へのP型の不純物の拡散と、第2注入領域24からエピタキシャル層15へのP型の不純物の拡散とは同時に行われているが、これらは同時に行われる必要はない。たとえば、第1注入領域23からエピタキシャル層15へのP型の不純物の拡散は、第1注入領域23を形成した直

後に行い、第2注入領域24の形成および第2注入領域24からエピタキシャル 層15へのP型の不純物の拡散は、その後に別途行ってもよい。

第2の実施形態に係る半導体装置31において、リサーフ層9は、トレンチ4の長さ方向両端部の内側壁にも形成されていてもよい。すなわち、トレンチ4の内側壁には全周に渡って、リサーフ層9が形成されていてもよい。

この場合、P型の不純物を、トレンチ4の内側壁に対してわずかな傾斜角をなし、かつ、シリコン基板2に垂直な方向から見て、トレンチ22,4の幅方向に垂直および平行な4方向から打ち込むことにより、トレンチ4のすべての内側壁に注入領域を形成でき、その後の加熱工程により、この注入領域からエピタキシャル層15へP型の不純物を拡散させてリサーフ層9を形成できる。

本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。

この出願は、2003年12月26日に日本国特許庁に提出された特願2003-435265に対応しており、この出願の全開示はここに引用により組み込まれるものとする。

#### 請求の範囲

1. 第1導電型の半導体基板と、

この半導体基板上に設けられ、上記第1導電型のドリフト層、および上記第1 導電型とは異なる第2導電型のリサーフ層を、上記半導体基板に平行な横方向に 交互に配置してスーパージャンクション構造を形成した半導体層とを含み、

上記リサーフ層は、上記半導体層を貫通するトレンチの内側壁に沿って形成されており、

上記ドリフト層は、上記リサーフ層が上記半導体基板との接触部を有しないように、上記リサーフ層と上記半導体基板との間に介在する分離領域を有する、半導体装置。

2. 上記リサーフ層が、上記トレンチの幅方向一方側の内側壁に沿って形成されており、

上記ドリフト層が、上記トレンチの上記一方側とは異なる他方側の内側壁に沿って形成されており、

上記ドリフト層は、上記トレンチと上記リサーフ層との間に挟まれた部分の横 方向の幅が、上記分離領域の上記トレンチの深さ方向に沿う縦方向の幅にほぼ等 しくなっている、請求項1記載の半導体装置。

3. 上記リサーフ層が、上記トレンチの幅方向両側の内側壁に沿って形成されて おり、

上記ドリフト層は、隣接する2つの上記リサーフ層に挟まれた部分の横方向の幅が、上記分離領域の上記トレンチの深さ方向に沿う縦方向の幅のほぼ2倍になっている、請求項1記載の半導体装置。

4. 上記ドリフト層および上記リサーフ層に接するように形成された上記第2導 電型のベース領域と、

上記ベース領域に接するように形成され、上記ベース領域により上記ドリフト 層および上記リサーフ層と隔てられた上記第1導電型のソース領域と、

上記ソース領域と上記ドリフト層との間のベース領域にゲート絶縁膜を挟んで 対向配置されたゲート電極とをさらに備えている、請求項1ないし3のいずれか に記載の半導体装置。

5. 第1導電型の半導体基板上に、上記第1導電型のドリフト層、および上記第 1導電型とは異なる第2導電型のリサーフ層を、上記半導体基板に平行な横方向 に交互に配置してスーパージャンクション構造を形成した半導体層を有する半導 体装置の製造方法であって、

上記第1導電型の半導体基板の上に、上記第1導電型の半導体層を形成する工程と、

上記半導体層に、上記半導体層の途中に至る深さを有するトレンチを形成する 第1トレンチ形成工程と、

この第1トレンチ形成工程の後、上記トレンチの内側壁に沿う領域に上記第2 導電型のリサーフ層を形成するために、上記トレンチの内側壁に露出した上記半 導体層に上記第2導電型の不純物を導入するトレンチ内不純物導入工程と、

このトレンチ内不純物導入工程の後、上記トレンチの深さを上記半導体層を貫通し上記半導体基板に至る深さにする第2トレンチ形成工程とを含む、半導体装置の製造方法。

6. 第1導電型の半導体基板上に、上記第1導電型のドリフト層、および上記第 1導電型とは異なる第2導電型のリサーフ層を、上記半導体基板に平行な横方向 に交互に配置してスーパージャンクション構造を形成した半導体層を有する半導 体装置の製造方法であって、

上記第1導電型の半導体基板の上に、上記第1導電型の半導体層を形成する工程と、

上記半導体層を貫通し上記半導体基板に至るトレンチを形成する工程と、

上記トレンチの内側壁に沿う領域に上記第2導電型のリサーフ層を形成するために、上記トレンチの内側壁に露出した上記半導体層に、上記第2導電型の不純物を、上記トレンチ内側壁への到達範囲が、上記トレンチの深さ方向に関して上記半導体基板が存在する深さより浅い領域に制限されるような傾斜角で打ち込むトレンチ内不純物導入工程とを含む、半導体装置の製造方法。

7. 上記トレンチ内不純物導入工程が、上記トレンチの内側壁に露出した上記半導体層の表層部に、上記第2導電型の不純物を注入する注入工程を含み、

この注入工程の後、上記リサーフ層を形成するために、上記半導体基板を加熱


することにより、上記半導体層に注入された当該不純物を上記半導体層中に拡散させる熱拡散工程をさらに含む、請求項5または6記載の半導体装置の製造方法


8. 上記半導体層の表面に上記第2導電型の不純物を導入して、上記リサーフ層と接する上記第2導電型のベース領域を形成する工程と、


上記ベース領域に上記第1導電型の不純物を導入して、上記ベース領域の残部 により上記ドリフト層およびリサーフ層と隔てられた上記第1導電型のソース領 域を形成する工程と、


上記ソース領域と上記ドリフト層との間の上記ベース領域に対向するゲート絶 縁膜を形成する工程と、


上記ゲート絶縁膜を挟んで、上記ソース領域と上記ドリフト層との間の上記ベース領域に対向配置されたゲート電極を形成する工程とをさらに含む、請求項5ないし7のいずれかに記載の半導体装置の製造方法。











# 図2(e)







図3







#### INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/019740

		FCI/UF2	2004/019/40			
A. CLASSIFIC Int.Cl <sup>7</sup>	ATION OF SUBJECT MATTER H01L29/78					
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SEARCHED						
Minimum documentation searched (classification system followed by classification symbols) Int.Cl <sup>7</sup> H01L29/78, H01L21/336, H01L29/06, H01L29/74, H01L29/73, H01L29/861						
Jitsuyo Kokai Ji	tsuyo Shinan Koho 1971-2005 Jit	roku Jitsuyo Shinan Koho tsuyo Shinan Toroku Koho	1994–2005 1996–2005			
Electronic data b	ase consulted during the international search (name of d	lata base and, where practicable, search to	erms used)			
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT		T			
Category*	Citation of document, with indication, where app		Relevant to claim No.			
Y		rp.), 1405897 A 2002-0095110 A	1-8			
Y	WO 00/05767 A1 (Mitsubishi E: 03 February, 2000 (03.02.00), Full text; Figs. 1 to 45 & US 6307246 B1 & EP & KR 2001-0024224 A & CN & TW 398070 A	1026749 A1	1-8			
Y	JP 2000-277733 A (Sanken Electric 106 October, 2000 (06.10.00), Full text; Figs. 1 to 7 (Family: none)	ctric Co., Ltd.),	1-8			
× Further do	cuments are listed in the continuation of Box C.	See patent family annex.				
Special categories of cited documents:     document defining the general state of the art which is not considered to be of particular relevance     "E" earlier application or patent but published on or after the international		"T" later document published after the int date and not in conflict with the applic the principle or theory underlying the "X" document of particular relevance; the	ation but cited to understand invention cannot be			
filing date  "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other		considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document of particular relevance; the claimed invention cannot be				
special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means  "P" document published prior to the international filing date but later than the priority date claimed		considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art  "&" document member of the same patent family				
Date of the actual completion of the international search 14 February, 2005 (14.02.05)		Date of mailing of the international sea 01 March, 2005 (01				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No	•	Telephone No.				

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/019740

C (Continuation)	DOCUMENTS CONSIDERED TO BE RELEVANT		0047019740
			T <b>D</b> 1
Category*	Citation of document, with indication, where appropriate, of the relev		Relevant to claim No.
Y	JP 1-196859 A (Matsushita Electric Indus Co., Ltd.), 08 August, 1989 (08.08.89), Full text; Figs. 1 to 4 (Family: none)	trial	5-8
Y	JP 5-218415 A (Kawasaki Steel Corp.), 27 August, 1993 (27.08.93), Full text; Figs. 1 to 6 (Family: none)		5-8
	·		

_			
F	A. 発明の属する分野の分類(国際特許分類(IPC))		
	Int Cl' H01L29/78		•
-	3. 調査を行った分野		<del></del>
	調査を行った最小限資料(国際特許分類(IPC))	· · · · · · · · · · · · · · · · · · ·	· ·
	Int Cl' H01L29/78, H01L21/336 H01L29/73, H01L29/861	, H01L29/06, H01L2	9/74,
1	最小限資料以外の資料で調査を行った分野に含まれるもの		
		日本国公開実用新案公報 1971— 日本国実用新案登録公報 1996—	2005年 2005年
T <sub>1</sub>	国際調査で使用した電子データベース(データベースの名称、	調査に使用した用語)	
<b> </b>	C. 関連すると認められる文献		
	別用文献の		関連する
ŀ	カテゴリー* 引用文献名 及び一部の箇所が関連する	ときは、その関連する箇所の表示	請求の範囲の番号
	·	-	
	Y JP 2003-101022 A (	<del>陈才</del> 会計事等)	1-8
	2003-101022 A (		
	& EP 1267415 A2 &		
	& US 2002/018570	5 A 1	
	& KR 2002-009511	0 A	
	·		
		·	
	× C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
T	* 引用文献のカテゴリー	の日の後に公表された文献	
	「A」特に関連のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表 出願と矛盾するものではなく、	された文献であって
	もの 「E」国際出願日前の出願または特許であるが、国際出願日	出願とオ盾するものではなく、 の理解のために引用するもの	光切りが圧入は延嗣
	以後に公表されたもの	「X」特に関連のある文献であって、	
	「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する	の新規性又は進歩性がないと考え 「Y」特に関連のある文献であって、	
	文献(理由を付す)	上の文献との、当業者にとって	自明である組合せに
	「O」ロ頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願	よって進歩性がないと考えられ 「&」同一パテントファミリー文献	<b>るもの</b>
-		<del></del>	
	国際調査を完了した日 14.02.2005 	国際調査報告の発送日 01.3.20	005
	国際調査機関の名称及びあて先	特許庁審査官(権限のある職員)	4L 9447
	日本国特許庁 (ISA/JP) 郵便番号100-8915	安田雅彦	<u> </u>
	東京都千代田区段が関三丁目4番3号	電話番号 03-3581-1101	内線 3498

- (44.2)	BBbds 1 w 1 cm 1 h 1 m total	
C (続き). 引用文献の	関連すると認められる文献	関連する
引用又厭の   カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
27-7	が加入的人 及び 即の国が 人生がもととは、この民生がも国が、	
37	取り りり (05万07 人1 (三葉像機株子会社)	1-8
Y	WO 00/05767 A1 (三菱電機株式会社),	1-0
	2000.02.03,全文及び図1-45	
	& US 6307246 B1 & EP 1026749 A1	
	& KR 2001-0024224 A	
	& CN 1279822 A & TW 398070 A	
	•	·
Y	JP 2000-277733 A(サンケン電気株式会社),	1-8
	2000.10.06,全文及び図1-7	
·	(ファミリーなし)	
Y	JP 1-196859 A (松下電器産業株式会社),	5 — 8
	1989.08.08,全文及び第1-4図	.
	(ファミリーなし)	
		,
Y	JP 5-218415 A (川崎製鉄株式会社),	5 – 8
	1993.08.27,全文及び図1-6	
	(ファミリーなし)	
,		
		,
1		
1		
1		
1		
	·	
	1	<u></u>